



每日本国特許庁(JP)

⑩特許出顧公開□♡?

母公開特許公報(A)

平4-34942

⊗int. Cl. *

歲別配号

庁内整理番号

❷公閱 平成4年(1992)2月5日

H 01 L 21/336 21/265 29/784

7738-4M 7738-4M

H 01 L 21/265

29/78

Z $\bar{\mathbf{v}}$ 301 H

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称

半導体装置の製造方法

644 ■ 平2-140700

顧 平2(1990)5月30日

伊発

東京都港区芝5丁目7番1号 日本電気株式会社内

砂田 顧 日本電気株式会社 東京都港区芝5丁目7番1号

190代 理 人 弁理士 内原

発明の名称

半導体装置の製造方法

特許請求の使題

一帯電型の半導体基制の表面にゲート酸化菌を 形成したのち、イオン注入により首記半導体基包 の表面に非品質用を形成する工程と、放弃品質用 と剪記字等体温板の単結晶領域との境界語に、-導電器の不能物を導入する工程と、ポリシリコン からなるゲート電板を形成したのち絶縁物からな るサイドウオールを形成する工程と、實配3工程 終了技務処理する工程とを合むことを特徴とする 半導体装置の製造方法。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、 OSデバイスの形成方法に関するものである。

〔便来の技術〕

現在MOSデバイス形成における不純物の導入 は、主としてイオン注入によって行なわれてい

デバイスパターンの数値化にともない、ソース - ドレイン被合深さが強くなっているが、通常の イオン注入ではチャネリングによるテールが生じ て接合深さを強くすることができない。

これに対処する方法として2重注入法が、例え ばC.M.LIM et al.によりIEEE Electron Device L etters, vol.9, no.11, 1989, pp.594に掲載され ている.

予めシリコンイオン注入により非晶質層を形成 してからキャリアとなるイオンを住入するという 6のである.

(発明が解於しようとする誤解)

ソースートレイン形成工程において、2重往入 を行なうと、接合のところでリーク電流が増大す るという問題がある。

また単結品層にイオン住入すると、イオンが領

特閣平4-34942 (2)

方向に盆がって、微細化が進むにつれてこの影響 が最初できなくなってきた。

さらにMOSFETのLDD構造の低不純物油 皮層の形式においては、チャネリング或分のため 浅い接合の形成が困難である。

本美明の目的は、不具物濃度分布を高符定で制御し、かつリーク電波の増大を抑制する半導体設度の鎖法方法を提供することにある。

〔羅羅を解決するための手段〕

本発明の半導体装置の製造方法は、一導電型の半導体基準の表面にゲート酸化質を形成したのち、イオン注入により首配半部体基板の表面に非晶質層を形成する工程と、放弃晶質層と前配半導体基板の単結晶領域との境界団に、一導電型の不能物を形入する工程と、水リシリコンからなが一ト電極を形成したのち絶疑物からなるサイドウオールを形成する工程と、熱処理により一折アニールする工程とを含んでいる。

(作用)

· 1.

はじめにフィールド酸化質およびゲート酸化質

が形成されたP型シリコン基板の全面に4銀元素 をイオン注入して存品質化する。

ここで空芝磨が非晶質層の境界に遊しないよう にしている。

四界往入量は1×10¹⁴/cm² でありゲート 数化鉄が劣化する型れはない。

つぎにチャネル、LDD、ソースードレインの イオン柱入を行なうので、低ドース(注入量)根 城における活性化率低下の問題が解決する。

また不純物が導入される領域が非晶質になっているので、マスクを通しての不純物の導入におけるチャニリングが起らず、テールの問題や横方向の域がりも小さくできる。

すべてのイオン住入が終ってから一括して熟悉 難を行なっているため、不能物の再分布も軽減さ れる。

(実施折)

本売明の一実施例について、第1回(a)~(c)を参照して表明する。

はじめに第1個(a)に示すように、LOCO

S法によりP型シリコン高板1に厚さ800nm のフィールド酸化素2を形成し、無酸化により厚さ7nmのゲート酸化素3を形成する。

つぎにGeイオンを150keVおよび110keVで1x10 ¹⁴/cm²注入じて、非品質シリコン増4を形成する。

つぎにBイオンを110keVで1x10¹³/cm²注入して P^{*} 型型込用5を形成する。

つぎにBイオンモ 30keV で1x10¹³~1x10¹³/cm² 注入してP選チャネル暦 6 を形成する。

つぎに第1億(b)に示すように、ポリシリコンからなるゲート電腦でを形成し、Pイオンを40 keVt1x10¹³~1x10¹⁴/ce² 住入してLDDを達のN製紙線皮屋8を製成する。

つぎに無1関(c)に示すように、金属にPSGからなる絶縁膜を堆積し、RIE法によりエッチパックしてPSGからなるサイドウオール9を形成する。

つぎにPイオンを70keV で5xi0¹⁵/cm²控入して N・超ソース~ドレイン10を形成する。 イオン往入が終ってから、一括して無処理を行ない非品質層4を再結晶化すると同時に、不純物層の活性化を行なう。

ここでは900~1000℃で、2~30秒間 の、短時間ランプアニールを実施した。

そのあと週間絶縁膜を地間し、コンタクトホールを翻口して、金属配線層を形成してデバイスが 完成する。

本実施例では非晶質シリコン層4を形成すると きGeイオンを用いたが、S1イオンやSnイオ ンなどの4無イオンでも良い。イオンの質心が大 さいほど非晶質化のための脳界ドースが減り、よ り有効である。

本実施例では非品質シリコン増4を形成してから、P*型環込度5を形成し、P型チャネル増6を形成したが、この順序を実更することもできる。

(発明の効果)

不精物を導入する領域が非品質化されているため、チャネル層およびソースードレイン層におい

特朗平4-34942 (9)

てチャネリングに起因するテールは緩緩されなかった。

イオン注入時の加速エネルギーを低くすること により、さらに扱い不能物理を形成することがで きる。

チャネリング成分がなくなって不純物の根方向 拡がりも小さくなり、微値パターンデバイスの形 成に有効であることがわかった。

低適皮層における選性化率も改善され、ほぼ1 00%近い値が得られることがわかった。

医菌の簡単な製明

第1四(a)~(c)は本売明の一実施例を示す新聞図である。

1 ··· P 型シリコン基板、2 ··· フィールド酸化 酸、3 ··· ゲート酸化酸、4 ··· 非晶質シリコン層、 5 ··· P ·· 型短込層、6 ··· P 型チャネル層、7 ··· ゲ ··· ト電板、8 ··· N 型低濃度層、9 ··· サイドウオー ル、10 ··· N ·· 型ソースードレイン。

加入和土内原 晋

